）优秀图形化制程与质料切磋筹划的高级研发SVP Steven Scheer以近期及长久开展的见解，聚焦图形化工夫所面对的研发寻事与改进。本篇访道实质，厉重讲述这些工夫成就的背后动力，蕴涵高数值孔径（high NA）极紫外光（EUV）微影工夫的发展、新兴内存与逻辑组件的观念胀起，以及节减芯片创设对情况影响的需求。Steven Scheer呈现：「2019年，极紫外光（EUV）微影工夫正在优秀逻辑晶圆厂进入量产，而今动态随机存取内存（DRAM）厂商也对采用EUV制程越来越感有趣。这齐备都要归功于艾司摩尔（ASML）的倾慕倾力与对峙研发，有了他们的助力，这项工夫才智得到超乎意念的宏大冲破。新一波革命是引进高数值孔径（0.55NA）的EUV微影工夫，把光学成像的半间距（half pitch）缩小至8nm。新一波革命是引进高数值孔径（0.55NA）的EUV微影工夫，把光学成像的半间距缩小至8nm。与艾司摩尔正正在连手创筑高数值孔径极紫外光实行室（High NA EUV Lab），用来餍足High-NA芯片创设商正在早期开辟阶段的需求。同时，咱们也正在更平凡的生态系与图形化筑设与质料厂商团结，藉此怒放High NA实行室的资源，并策划EUV光阻剂质料、涂料底层、干式蚀刻、光罩、判袂率增益工夫（resoulution enhancement technique）与量测工夫。」「High NA器械的可用性明显是首要之务。正在模块与光学组件的整合工夫方面，艾司摩尔与蔡司目前得到亮眼发展。虽说正在制程方面，为了引进低数值孔径（low NA）的EUV工夫，改进的管理计划至今仍正在络续开辟，但将来还需更众的工夫革命，才智有用导入High NA EUV工夫。除了High NA器械，EUV光阻剂无间是与生态系伙伴的研发重心之一。High NA EUV微影工夫的发展将能正在较短的中心深度（depth of focus）下，进一步提拔光学判袂率并缩小组件的特色尺寸。这自然会导致光阻薄膜的厚度降低，所以必要应用新兴光阻剂与涂料，以优化蚀刻阶段的EUV罗致与图形变动。其它，咱们还要络续激动改善随机性粗疏度的题目，以至是咱们几年前涌现采用EUV举办图形化所面对的光阻剂缺陷题目。就光阻剂的图形化职能来说，过去都以判袂率（resolution）、线边际粗疏度（LER）或个人线宽匀称度（LCDU）以及敏锐度（sensitivity）为职能指针，三者合称为RLS参数。但现正在思量到随机性的首要，所以正在早期研发阶段新增了第四个图形化职能指针，也便是缺陷（failure），藉此响应制程受随机性影响的操作限度局限。针对由光阻编制诱发的随机缺陷，咱们信任势必会有管理计划能减缓这些题目，同时放宽制程的操作限度，并消浸光阻剂量，咱们也筹划联袂伙伴正在High NA实行室一同呈现这些新工夫。消浸特色尺寸与光阻薄膜厚度也会影响量测工夫。除了转印职能，大幅消浸光学成像尺寸有能够会拉低准度（accuracy）与精度（precision），进而带给量测与检测职能负面影响。「针对古板众因素混杂光阻编制的化学随机性题目，也便是除了散射噪声以外的随机局面，咱们正正在研发新兴质料。比方，含金属光阻剂或单因素光阻剂。imec络续协助质料供货商举办观念开辟及像是污染危害和制程整合工夫等合头题目评估。新型High NA EUV光阻编制的研发职责不行各自为政，为了到达最佳奏效，就必需正在涂料工程、新型硬罩与高拔取性蚀刻制程方面举办协同优化。面临这项寻事，imec近期开辟了用来配对光阻剂与涂料性情的全新器械箱。通过质料筛选、外面能成亲切磋、质料物理性情理解与接口工程，采用回旋涂布或浸积制程的涂料底层（underlayer）薄膜就能与光阻剂一齐曝光，变成更微距的EUV图形，并优化正在LER、敏锐度与缺陷度（defectivity）方面的发扬。除此除外，为了加快质料开辟，咱们创造了图形化质料性情理解的根蒂组织，称之为Attolab的器械箱，用以解析光阻剂与涂料底层正在EUV曝光时的动作发扬。现正在切磋薄膜与旅馆的罗致系数与层解析（layer-resolved）组织性情时，就能搭配辐射衡量及反射衡量，这些工夫都怒放给Attolab切磋伙伴利用。图一 : 24奈米线宽（line）与间距（space）：金属氧化物阻剂（metal-oxid resist；MOR）与化学放大型阻剂（chemically amplified resist；CAR）的图形化工夫开辟。MOR所需的剂量较低，且正在厚度较薄的环境下，LER与缺陷发扬仍较佳。「现阶段正正在开辟几项新型光罩工夫。为了节减EUV曝光剂的用量，目前锁定具备低折射率罗致层的光罩工夫打开主动切磋，由于这些光罩能正在利用低曝光剂量的环境下，爆发比照度或正道化影像对数斜率（normalized image log slope）较高的空间强度轮廓。imec也思量到晶圆图形化的随机性差错与光罩的3D成像成果，也便是光罩3D拓扑空间影像的失真题目。晶圆上的随机缺陷成因许众，光罩的变异性（variability）便是其一。为通晓决这项题目，咱们切磋有哪些类型的光罩变异性（蕴涵分别粗疏度）较易导致晶圆上的随机缺陷，以提出光罩及空缺光罩的新版规格为标的。其它，High NA EUV曝光机将会采用变形镜片，这使得x轴与y轴的放大倍率并不相仿。该变形局面代外着晶圆势必必要举办图形接合，以此得到与其它古板光刻工夫沟通的曝光区域面积。晶圆图形接合较着重正在光罩曝光区域边际的质料，以及能够用来减缓边际缺陷的计划。深化通晓光罩与EUV光学的交互效率越来越首要，有鉴于此，imec整合了完全的光罩研产生态编制。透过与光罩及空缺光罩厂商团结，咱们协助光罩改进（像是新兴罗致剂）物业化，以及搜求光罩的杂乱性情（像是变异性或图形接合），这些都正在imec与艾司摩尔联合创造的High NA EUV实行室践诺并通过模仿。这些题目都不是引进High NA EUV工夫的厉重膺惩。但为了以无阻、火速且高本钱效益的格式引进最高效的High NA EUV工夫，主动应对这些寻事，并供应生态编制内的合头厂商一套有用的团结平台，至合首要。imec与艾司摩尔当初以宇宙首台High NA曝光机为核心而创立High NA EUV实行室，厉重标的便是激动业界尽速导入High NA EUV微影工夫并增加其产能。」「除了EUV微影工夫的改进，逻辑及内存的新兴组件观念越来越常采用三维的组织计划，这也会带给格外图形化工夫少少新的契机。互补式场效晶体管（CFET）是继闸极围绕（GAA）奈米片之后的新一代组件架构，其利用了正在FET信道上旅馆另一个FET组件的观念。创设CFET组件必要具备高妙宽比的图形化设施，才智制出主动组件、闸极、源极／汲极凹槽蚀刻，以及中段制程的M0A层接点。其它，大宗的质料蚀刻也将必弗成少，像是金属或介电质料等。正在节减CFET制程杂乱度方面，由下而上的浸积计划或区域拔取性浸积（area selective deposition）等改进形式能施展首要效率。接着，CFET组件能够会与晶背供电汇集（BSPDN）整合，使得CFET程序组件从5轨微缩至4轨计划。这种新型布线形式必要高妙宽比通孔的蚀刻工夫及自瞄准的图形化工夫，且对闸极侧壁映现优越的蚀刻拔取性。逻辑及内存的新兴组件观念越来越常采用三维的组织计划，这也带给格外图形化工夫新的契机。正在内存方面，动态随机存取内存（DRAM）目前是以扁深构形的电容行为内存单位。为了添补内存密度而微缩间距时，电容的横向合头尺寸（CD）会络续缩小，且其构形必需越来越高，才智保卫沟通的电容。这不单会带来创设题目和产量牺牲，咱们更预期2D DRAM将会触碰质料的根本底线。为了制服这些题目，分别的3D DRAM制程现已纳入思量，模块相干的厉重寻事也正在想法管理。能够念睹半导体氧化物等新型质料将会取得采用，另以高妙宽比蚀刻及横向凹槽蚀刻等数道设施行为辅助，但这些正在很众方面仍面对了寻事。其次，就工夫难度而言，以衬垫层、介电质料及金属增加纵向孔洞及横向凹槽估计会起码与3D NAND闪存工夫相当，极具寻事。」图二 : imec优秀图形化制程与质料切磋筹划的高级研发副主任Steven Scheer。（source:imec）「就现况预估，芯片创设约占了0.1%的环球碳排放。固然如许，因为优秀制程越来越杂乱，创设逻辑芯片所衍生的二氧化碳排放推测会正在将来10年翻倍。同时，晶圆的总产量估计也会每年添补约8%。若不采用步履，芯片创设爆发的碳排量将正在将来10年发展4倍。遵循巴黎契约，统统物业都该正在每10年节减一半的碳排放。换言之，若是咱们「停止不搏」，芯片物业间隔减排标的将会相差8倍。所以，imec切磋的此中一项核心便是永续性。咱们曾经倡始永续半导体工夫与编制（Sustainable Semiconductor Technologies and Systems）切磋筹划，会合芯片创设供应链，以净零碳排为联合标的。为了量化日常晶圆厂所带来的情况影响，咱们也正在创造名叫ero模仿平台的虚拟晶圆厂。藉由与筑设与质料厂商创造团结，目前已开辟的模块仍正在切磋衡量基准与举办验证。正在2023年邦际光电工程学会（SPIE）优秀微影成形工夫聚会（Advanced Lithography and Patterning Conference）上，imec呈现了优秀芯片图形化制程对碳排放影响的量化评估计划。正在imec的实体晶圆厂，高影响力界限也已确认并锁定为管理计划的标的。比方，节减含氟的蚀刻气体用量、节减用水量、接管少有质料、接管氢气及消浸微影制程的化学剂量。正在开辟新一代工夫的同时，还要面临其带来的情况影响，彷佛是令人却步的贫穷做事。真实没错，但咱们做取得。芯片物业以创意及创讯息名，而咱们现正在只需加上一条开辟要件：节减情况影响。」（Steven Scheer为imec优秀图形化制程与质料切磋筹划的高级研发副主任；编译／吴雅婷）